主页搜索
搜索
选择时间
搜索范围
全部的
‘黄尚俊’新闻 2个
-
三星公布HBM5新技术路线图三星电子公布了下一代高带宽存储器（HBM）的核心工艺路线图。计划在HBM5中使用基于D1c工艺的核心芯片和2纳米工艺的基底芯片，而HBM5E将采用D1d工艺和2纳米工艺。17日，在美国加州圣何塞举行的“GTC 2026”上，三星电子存储事业部开发副总裁黄尚俊表示：“HBM5和HBM5E都将使用核心芯片和基底芯片结构。”黄副总裁解释说：“HBM5的核心芯片将采用D1c工艺，基底芯片使用2纳米工艺。”他还表示：“HBM5E将采用D1d工艺的核心芯片和2纳米工艺的基底芯片。”HBM是通过垂直堆叠多个存储芯片实现高带宽的AI半导体关键部件。最新一代开始采用将存储核心芯片与负责运算和接口功能的基底芯片分离的结构。此次计划显示三星电子在下一代HBM中结合存储工艺和代工技术的战略。特别是HBM5中确认采用2纳米工艺，预计将扩大三星先进工艺的应用范围。三星电子目前向英伟达等全球AI半导体公司供应HBM，增强其在AI存储市场的竞争力。业内认为，下一代HBM的竞争将不仅限于存储工艺，还将包括代工技术和封装技术的综合竞争。随着AI数据中心市场的快速增长，HBM需求也在急剧增加。随着下一代HBM5技术竞争的加剧，全球存储企业间的竞争将更加激烈。
2026-03-17 17:06:55 -
三星与SK海力士争夺HBM市场主导权三星电子率先推出被称为“梦幻存储”的第六代高带宽存储器HBM4，预示着HBM市场格局的变化。提前供货是为了抢占英伟达下一代AI芯片“Vera Rubin”的市场份额，打破SK海力士的垄断地位。据半导体行业消息，三星电子已正式宣布量产出货性能最强的HBM4。该产品速度达到11.7Gbps，比JEDEC标准的8Gbps高出46%，并可扩展至13Gbps，领先于竞争对手。三星能够在HBM4市场占据优势的关键在于“大胆的工艺转换”。与SK海力士和美光使用的10纳米级第五代（1b）DRAM不同，三星采用了技术难度更高的10纳米级第六代（1c）DRAM。此外，三星在HBM的“基底芯片”生产中采用了自家4纳米工艺，与SK海力士使用的台积电12纳米工艺相比，三星通过微细工艺最大化了电力效率和性能。三星电子副总裁黄尚俊表示：“我们打破了传统，采用最先进的工艺，及时满足客户的性能提升需求。”这是为了满足英伟达苛刻规格的战略选择。英伟达的下一代芯片“Vera Rubin”目标是推理性能提升5倍，学习能力提升3.5倍，需要超高速和超大容量的存储支持。三星通过从设计到生产、封装的一体化“Turn-key”解决方案实现了工艺优化，并通过了英伟达的质量测试。◆ “稳定性”SK海力士 vs “性能”三星电子…第二轮对决业内认为，三星电子的HBM4提前亮相标志着HBM市场竞争进入“第二轮”。一直主导市场的SK海力士以“稳定性”和“联盟”为武器进行防守。SK海力士通过验证的1b DRAM和与台积电的合作，在良品率和兼容性方面占据优势。市场研究公司Semianalysis预测，今年HBM4市场份额将为SK海力士70%，三星电子30%，仍然看好SK的优势。然而，三星电子的追赶势头迅猛。三星电子DS部门CTO宋在赫表示：“现在是展示三星电子真正实力的时候了。”业内预计，如果三星成功稳定HBM4的良品率，其在英伟达的市场份额可能提升至40%。尤其是如果英伟达提高规格要求，三星凭借规格优势可能占据有利地位。专家预测，HBM4之后的市场将转向根据客户需求定制芯片的“定制HBM”时代。在此过程中，拥有存储、代工和封装能力的三星电子的“IDM（综合半导体企业）能力”可能成为关键竞争力。如果设计、生产、封装由不同公司执行，工艺优化可能需要时间且成本增加，但三星可以在内部一次性解决这些问题，有利于缩短交货期和降低成本。KB证券研究部部长金东元表示：“采用1c DRAM和4纳米工艺的三星HBM4性能超出预期”，并分析称“未来三星电子的市场份额有望扩大”。2026年半导体市场的胜负取决于三星电子能否快速提升HBM4的量产良品率以确保盈利，以及SK海力士能否通过与台积电的联盟建立坚固的防御。随着英伟达“Vera Rubin”发布在即，两家公司的技术竞争将更加激烈。※ 本报道经人工智能（AI）系统翻译与编辑。
2026-02-14 01:12:00
-
三星公布HBM5新技术路线图
三星电子公布了下一代高带宽存储器（HBM）的核心工艺路线图。计划在HBM5中使用基于D1c工艺的核心芯片和2纳米工艺的基底芯片，而HBM5E将采用D1d工艺和2纳米工艺。17日，在美国加州圣何塞举行的“GTC 2026”上，三星电子存储事业部开发副总裁黄尚俊表示：“HBM5和HBM5E都将使用核心芯片和基底芯片结构。”黄副总裁解释说：“HBM5的核心芯片将采用D1c工艺，基底芯片使用2纳米工艺。”他还表示：“HBM5E将采用D1d工艺的核心芯片和2纳米工艺的基底芯片。”HBM是通过垂直堆叠多个存储芯片实现高带宽的AI半导体关键部件。最新一代开始采用将存储核心芯片与负责运算和接口功能的基底芯片分离的结构。此次计划显示三星电子在下一代HBM中结合存储工艺和代工技术的战略。特别是HBM5中确认采用2纳米工艺，预计将扩大三星先进工艺的应用范围。三星电子目前向英伟达等全球AI半导体公司供应HBM，增强其在AI存储市场的竞争力。业内认为，下一代HBM的竞争将不仅限于存储工艺，还将包括代工技术和封装技术的综合竞争。随着AI数据中心市场的快速增长，HBM需求也在急剧增加。随着下一代HBM5技术竞争的加剧，全球存储企业间的竞争将更加激烈。
2026-03-17 17:06:55 -
三星与SK海力士争夺HBM市场主导权
三星电子率先推出被称为“梦幻存储”的第六代高带宽存储器HBM4，预示着HBM市场格局的变化。提前供货是为了抢占英伟达下一代AI芯片“Vera Rubin”的市场份额，打破SK海力士的垄断地位。据半导体行业消息，三星电子已正式宣布量产出货性能最强的HBM4。该产品速度达到11.7Gbps，比JEDEC标准的8Gbps高出46%，并可扩展至13Gbps，领先于竞争对手。三星能够在HBM4市场占据优势的关键在于“大胆的工艺转换”。与SK海力士和美光使用的10纳米级第五代（1b）DRAM不同，三星采用了技术难度更高的10纳米级第六代（1c）DRAM。此外，三星在HBM的“基底芯片”生产中采用了自家4纳米工艺，与SK海力士使用的台积电12纳米工艺相比，三星通过微细工艺最大化了电力效率和性能。三星电子副总裁黄尚俊表示：“我们打破了传统，采用最先进的工艺，及时满足客户的性能提升需求。”这是为了满足英伟达苛刻规格的战略选择。英伟达的下一代芯片“Vera Rubin”目标是推理性能提升5倍，学习能力提升3.5倍，需要超高速和超大容量的存储支持。三星通过从设计到生产、封装的一体化“Turn-key”解决方案实现了工艺优化，并通过了英伟达的质量测试。◆ “稳定性”SK海力士 vs “性能”三星电子…第二轮对决业内认为，三星电子的HBM4提前亮相标志着HBM市场竞争进入“第二轮”。一直主导市场的SK海力士以“稳定性”和“联盟”为武器进行防守。SK海力士通过验证的1b DRAM和与台积电的合作，在良品率和兼容性方面占据优势。市场研究公司Semianalysis预测，今年HBM4市场份额将为SK海力士70%，三星电子30%，仍然看好SK的优势。然而，三星电子的追赶势头迅猛。三星电子DS部门CTO宋在赫表示：“现在是展示三星电子真正实力的时候了。”业内预计，如果三星成功稳定HBM4的良品率，其在英伟达的市场份额可能提升至40%。尤其是如果英伟达提高规格要求，三星凭借规格优势可能占据有利地位。专家预测，HBM4之后的市场将转向根据客户需求定制芯片的“定制HBM”时代。在此过程中，拥有存储、代工和封装能力的三星电子的“IDM（综合半导体企业）能力”可能成为关键竞争力。如果设计、生产、封装由不同公司执行，工艺优化可能需要时间且成本增加，但三星可以在内部一次性解决这些问题，有利于缩短交货期和降低成本。KB证券研究部部长金东元表示：“采用1c DRAM和4纳米工艺的三星HBM4性能超出预期”，并分析称“未来三星电子的市场份额有望扩大”。2026年半导体市场的胜负取决于三星电子能否快速提升HBM4的量产良品率以确保盈利，以及SK海力士能否通过与台积电的联盟建立坚固的防御。随着英伟达“Vera Rubin”发布在即，两家公司的技术竞争将更加激烈。※ 本报道经人工智能（AI）系统翻译与编辑。
2026-02-14 01:12:00
