主页搜索
搜索
选择时间
搜索范围
全部的
‘光掩模’新闻 2个
-
英特尔和ASML公布高NA EUV量产成果，突破100万片晶圆英特尔代工与ASML近日宣布了下一代光刻技术“高NA（数值孔径）极紫外光（EUV）”工艺的量产应用成果及未来技术路线图。 据业界消息，英特尔代工在美国加利福尼亚州蒙特雷举行的“SPIE光掩模技术+下一代极紫外光工艺”会议上分享了合作现状。 包括下一代处理器“猎豹湖”的部分层的量产在内，目前已将该技术应用于超过100万片晶圆的工艺。英特尔代工相关人士表示：“在叠加精度、处理量和开工率等方面均达到了预期成果。” 特别是引入高NA的英特尔18A工艺生产的产品，其性能与基于0.33 NA规格的NXE平台产品相当或更优。 在客户支持体系方面，英特尔代工在保持现有6英寸掩模规格的同时，提供了“分层布局”计划、“拼接”技术和工艺设计工具解决方案，以充分利用高NA的优势。 双方在过去三年中主导了掩模生态系统整合的“大型掩模格式倡议”，并在短期内支持基于6英寸掩模的同时，逐步过渡到6x12英寸的大型掩模格式。 克里斯托夫·普克 ASML首席执行官表示：“英特尔代工在高NA的引入中发挥了核心领导作用，值得赞赏的是他们在标准化和掩模创新方面的努力。” 纳加·钱德拉塞卡兰 英特尔代工联合总经理也表示：“将继续与ASML及整个行业生态系统合作，推动高NA极紫外光扩展所需的基础设施发展。”※ 本报道经人工智能（AI）系统翻译与编辑。
2026-09-09 01:40:10 -
三星电子与ASML合作开发下一代半导体工艺，2028年实现D램制造创新三星电子将参与ASML主导的下一代12英寸光掩模开发联盟，并计划在2028年首次引入“高数值孔径极紫外光（High NA EUV）”设备用于先进D램制造。这不仅是引入下一代光刻设备，还意味着将建立相应的光掩模标准和制造生态系统。 三星电子于8日宣布，加入ASML的“大型掩模联盟”，共同开展12英寸光掩模的研究与标准开发，目标是将目前使用的6英寸掩模转变为12英寸。 光掩模是刻有半导体电路图案的模板，光刻设备通过照射掩模将电路实现到晶圆上，因此随着微细工艺的发展，掩模的精度和规格变得愈发重要。 在高NA EUV中，由于光刻区域变窄，可能需要将大芯片分多次拍摄后进行“拼接”。使用12英寸掩模可以减少这种限制，简化工艺步骤，提高生产效率。 12英寸大型掩模作为解决高NA EUV拼接问题的替代方案，已在半导体行业中被讨论。然而，从掩模原版到电路记录、检测、运输及光刻设备，相关供应链都需进行调整，因此设备制造商、半导体制造商及掩模生态系统共同制定标准是实现商业化的关键任务。 三星电子计划从2028年开始将高NA EUV应用于先进D램制造。由于能够实现比现有EUV更细的电路，预计将延缓D램微细化的极限，并减少多次重复的图案化工艺。 三星电子过去首次在D램量产中应用EUV，减少了多重图案化工艺，提高了生产效率。这次计划将首先在代工领域应用的下一代光刻技术扩展到内存领域，以提升AI高性能D램的制造竞争力。 전영현 三星电子代表理事副会长表示：“我们将继续保持在包括代工和内存在内的先进半导体制造领导地位，并加强与ASML的合作，为‘下一代AI’奠定技术基础。”※ 本报道经人工智能（AI）系统翻译与编辑。
2026-09-09 00:20:00
-
英特尔和ASML公布高NA EUV量产成果，突破100万片晶圆
英特尔代工与ASML近日宣布了下一代光刻技术“高NA（数值孔径）极紫外光（EUV）”工艺的量产应用成果及未来技术路线图。 据业界消息，英特尔代工在美国加利福尼亚州蒙特雷举行的“SPIE光掩模技术+下一代极紫外光工艺”会议上分享了合作现状。 包括下一代处理器“猎豹湖”的部分层的量产在内，目前已将该技术应用于超过100万片晶圆的工艺。英特尔代工相关人士表示：“在叠加精度、处理量和开工率等方面均达到了预期成果。” 特别是引入高NA的英特尔18A工艺生产的产品，其性能与基于0.33 NA规格的NXE平台产品相当或更优。 在客户支持体系方面，英特尔代工在保持现有6英寸掩模规格的同时，提供了“分层布局”计划、“拼接”技术和工艺设计工具解决方案，以充分利用高NA的优势。 双方在过去三年中主导了掩模生态系统整合的“大型掩模格式倡议”，并在短期内支持基于6英寸掩模的同时，逐步过渡到6x12英寸的大型掩模格式。 克里斯托夫·普克 ASML首席执行官表示：“英特尔代工在高NA的引入中发挥了核心领导作用，值得赞赏的是他们在标准化和掩模创新方面的努力。” 纳加·钱德拉塞卡兰 英特尔代工联合总经理也表示：“将继续与ASML及整个行业生态系统合作，推动高NA极紫外光扩展所需的基础设施发展。”※ 本报道经人工智能（AI）系统翻译与编辑。
2026-09-09 01:40:10 -
三星电子与ASML合作开发下一代半导体工艺，2028年实现D램制造创新
三星电子将参与ASML主导的下一代12英寸光掩模开发联盟，并计划在2028年首次引入“高数值孔径极紫外光（High NA EUV）”设备用于先进D램制造。这不仅是引入下一代光刻设备，还意味着将建立相应的光掩模标准和制造生态系统。 三星电子于8日宣布，加入ASML的“大型掩模联盟”，共同开展12英寸光掩模的研究与标准开发，目标是将目前使用的6英寸掩模转变为12英寸。 光掩模是刻有半导体电路图案的模板，光刻设备通过照射掩模将电路实现到晶圆上，因此随着微细工艺的发展，掩模的精度和规格变得愈发重要。 在高NA EUV中，由于光刻区域变窄，可能需要将大芯片分多次拍摄后进行“拼接”。使用12英寸掩模可以减少这种限制，简化工艺步骤，提高生产效率。 12英寸大型掩模作为解决高NA EUV拼接问题的替代方案，已在半导体行业中被讨论。然而，从掩模原版到电路记录、检测、运输及光刻设备，相关供应链都需进行调整，因此设备制造商、半导体制造商及掩模生态系统共同制定标准是实现商业化的关键任务。 三星电子计划从2028年开始将高NA EUV应用于先进D램制造。由于能够实现比现有EUV更细的电路，预计将延缓D램微细化的极限，并减少多次重复的图案化工艺。 三星电子过去首次在D램量产中应用EUV，减少了多重图案化工艺，提高了生产效率。这次计划将首先在代工领域应用的下一代光刻技术扩展到内存领域，以提升AI高性能D램的制造竞争力。 전영현 三星电子代表理事副会长表示：“我们将继续保持在包括代工和内存在内的先进半导体制造领导地位，并加强与ASML的合作，为‘下一代AI’奠定技术基础。”※ 本报道经人工智能（AI）系统翻译与编辑。
2026-09-09 00:20:00
