SK海力士计划在2028年将ASML的下一代光刻设备“高NA极紫外光（EUV）”引入D램量产工艺。这一战略旨在突破微细工艺的限制，提高下一代D램的性能和成本竞争力。据路透社等媒体报道，SK海力士表示，目标是在2028年将高NA EUV工艺应用于D램量产。此外，SK海力士还在考虑参与由台积电主导的“大型掩模联盟”。高NA EUV是一种能够实现比现有EUV设备更精细电路的下一代光刻技术。其数值孔径（NA）从现有EUV的0.33提升至0.55。这使得可以一次性形成更精细的图案，从而减少工艺步骤，同时提高半导体的性能和生产效率。自2021年首次在10纳米级4代（1a）D램量产中应用EUV以来，SK海力士已逐步扩大其在先进D램中的应用范围。引入高NA EUV后，SK海力士计划简化现有EUV工艺，并加快下一代内存的开发速度。SK海力士还将参与改变半导体光刻工艺标准的行动。该公司正在考虑参与将现有6英寸光掩模扩大至12英寸的联盟。光掩模是将半导体电路图案转移到晶圆上的原版，扩大其尺寸将提高下一代光刻工艺的生产效率和效能。该联盟包括ASML等全球半导体企业，三星电子也已加入。如果SK海力士参与其中，全球半导体行业围绕下一代EUV设备和大型光掩模的技术标准竞争将进一步加剧。※ 本报道经人工智能（AI）系统翻译与编辑。

随着人工智能（AI）半导体需求的激增，三星电子和台湾的台积电等全球主要半导体企业纷纷引进荷兰半导体设备制造商ASML的先进设备。能够绘制更细微电路的“高数值孔径（High NA）极紫外光（EUV）”技术正成为下一代半导体生产的核心。 根据8日彭博社的报道，三星电子和台积电计划分别于2028年和2030年开始大规模生产ASML的高NA EUV设备。 高NA EUV设备被认为是最先进半导体制造的关键设备。由于其光的数值孔径（NA）高于现有EUV设备，能够在更广的角度收集光线，从而在晶圆上实现更细微的电路图案。这将减少现有EUV设备在某些工艺中需要多次曝光的步骤，提高半导体的微型化和生产效率。设备的价格约为4亿美元（约合5375亿韩元）。 包括已经引进该设备的美国英特尔在内，全球主要半导体企业开始正式利用下一代EUV技术。 此外，三星电子、台积电、英特尔和ASML还共同推动将用于半导体制造的“光刻掩模”尺寸从现有的6英寸扩大到12英寸的技术开发。 光刻掩模是一种用于在半导体晶圆上反复刻画电路图案的设计板。半导体行业使用6英寸光刻掩模已有数十年，但随着电路越来越微型化，以及对像AI半导体这样的大型复杂芯片的需求增加，现有光刻掩模尺寸的局限性也日益显现。 ASML表示，采用新技术后，高NA EUV设备的生产处理能力可提高最多40%，同时简化设计工艺。ASML首席技术官马尔科·彼得斯（Marco Peters）表示：“高NA EUV技术在半导体大规模生产中的应用是一个重要进展，客户们也认可高NA EUV设备相较于现有技术的优势。” 实际上，将光刻掩模转换为12英寸的工作在技术上复杂且成本高，因此过去难以推进。然而，随着AI半导体需求的快速增长，三星电子、台积电、英特尔等ASML的主要客户正在共同努力开发12英寸光刻掩模技术，以提高生产效率并降低成本。 尤其是台积电，过去因成本与生产效率问题对高NA EUV设备的引进持谨慎态度，但随着AI半导体需求的激增，开始积极获取下一代生产技术。台积电计划在2030年引入使用现有6英寸光刻掩模的高NA EUV设备，并逐步开发12英寸光刻掩模技术以应用于生产。 台积电首席执行官魏哲家表示：“我们一直在合作解决半导体行业的技术问题，克服技术壁垒在成本问题之前是至关重要的。” 彭博社评估，台积电作为ASML整体营收约16%的主要客户，其引入高NA EUV设备对ASML具有重要意义。 ASML是全球唯一能够生产EUV光刻设备的公司。EUV设备是生产全球最先进的AI加速器和半导体的必备设备。ASML预计，随着半导体工艺技术的进步，高NA EUV设备的需求也将不断增加。

英特尔代工与ASML近日宣布了下一代光刻技术“高NA（数值孔径）极紫外光（EUV）”工艺的量产应用成果及未来技术路线图。 据业界消息，英特尔代工在美国加利福尼亚州蒙特雷举行的“SPIE光掩模技术+下一代极紫外光工艺”会议上分享了合作现状。 包括下一代处理器“猎豹湖”的部分层的量产在内，目前已将该技术应用于超过100万片晶圆的工艺。英特尔代工相关人士表示：“在叠加精度、处理量和开工率等方面均达到了预期成果。” 特别是引入高NA的英特尔18A工艺生产的产品，其性能与基于0.33 NA规格的NXE平台产品相当或更优。 在客户支持体系方面，英特尔代工在保持现有6英寸掩模规格的同时，提供了“分层布局”计划、“拼接”技术和工艺设计工具解决方案，以充分利用高NA的优势。 双方在过去三年中主导了掩模生态系统整合的“大型掩模格式倡议”，并在短期内支持基于6英寸掩模的同时，逐步过渡到6x12英寸的大型掩模格式。 克里斯托夫·普克 ASML首席执行官表示：“英特尔代工在高NA的引入中发挥了核心领导作用，值得赞赏的是他们在标准化和掩模创新方面的努力。” 纳加·钱德拉塞卡兰 英特尔代工联合总经理也表示：“将继续与ASML及整个行业生态系统合作，推动高NA极紫外光扩展所需的基础设施发展。”※ 本报道经人工智能（AI）系统翻译与编辑。

三星电子将参与ASML主导的下一代12英寸光掩模开发联盟，并计划在2028年首次引入“高数值孔径极紫外光（High NA EUV）”设备用于先进D램制造。这不仅是引入下一代光刻设备，还意味着将建立相应的光掩模标准和制造生态系统。 三星电子于8日宣布，加入ASML的“大型掩模联盟”，共同开展12英寸光掩模的研究与标准开发，目标是将目前使用的6英寸掩模转变为12英寸。 光掩模是刻有半导体电路图案的模板，光刻设备通过照射掩模将电路实现到晶圆上，因此随着微细工艺的发展，掩模的精度和规格变得愈发重要。 在高NA EUV中，由于光刻区域变窄，可能需要将大芯片分多次拍摄后进行“拼接”。使用12英寸掩模可以减少这种限制，简化工艺步骤，提高生产效率。 12英寸大型掩模作为解决高NA EUV拼接问题的替代方案，已在半导体行业中被讨论。然而，从掩模原版到电路记录、检测、运输及光刻设备，相关供应链都需进行调整，因此设备制造商、半导体制造商及掩模生态系统共同制定标准是实现商业化的关键任务。 三星电子计划从2028年开始将高NA EUV应用于先进D램制造。由于能够实现比现有EUV更细的电路，预计将延缓D램微细化的极限，并减少多次重复的图案化工艺。 三星电子过去首次在D램量产中应用EUV，减少了多重图案化工艺，提高了生产效率。这次计划将首先在代工领域应用的下一代光刻技术扩展到内存领域，以提升AI高性能D램的制造竞争力。 전영현 三星电子代表理事副会长表示：“我们将继续保持在包括代工和内存在内的先进半导体制造领导地位，并加强与ASML的合作，为‘下一代AI’奠定技术基础。”※ 本报道经人工智能（AI）系统翻译与编辑。