三星电子公开了在人工智能加速器上直接堆叠高带宽内存（HBM）的下一代三维内存结构。这一新结构突破了传统HBM的水平布局方式，旨在减少数据移动距离和电力消耗，同时提供AI半导体的设计、生产和封装一体化解决方案。
三星电子在美国加利福尼亚州圣克拉拉举行的“FMS 2026”展会上首次展示了下一代3D内存“zHBM”和“zNAND-O”的样品，并发布了堆叠超过400层的第10代V NAND“V10 BV-NAND”。
根据三星电子的说法，基于zHBM的系统性能可比HBM5提高最多8倍，电力效率提升可达3倍，热阻预计降低至一半以下。
在加速器与内存之间，将应用定制功能的中间层，以便根据客户开发的AI处理器调整内存容量、运算功能和数据处理结构。
不过，此次发布的产品为样品，并非实际量产产品。未来将通过与客户的共同设计和热管理技术验证，确定商业化时间表。
在NAND闪存方面，三星电子也扩大了垂直堆叠的范围。zNAND-O结合了V NAND技术和硅通孔电极，将NAND芯片打包为4层或8层，预计将在智能手机和PC等设备中提高数据加载速度和空间效率。
三星电子还发布了400层以上的V10 BV-NAND。该技术采用了将单元和周边电路分开后，垂直结合晶圆的键合技术，以及连接三个单元结构的堆叠方式。
通过这一技术，三星电子表示在相同面积上可存储的数据量比上一代提高了约58%。同时，读取、写入和输入输出性能也得到了改善，计划应对AI数据中心的高容量存储市场。
东芝在6月也公布了400层以上的第10代BiCS闪存开发计划，预计NAND竞争将朝着降低集成度、功耗和生产成本的方向发展，而不仅仅是堆叠层数的竞争。
在此次展会上，三星电子还展示了HBM4E、HBM5以及在内存内部执行部分运算的LPDDR5X-PIM。同时，通过企业级SSD PM1763和超高容量产品BM1773，满足AI学习和推理所需的存储需求。
此次技术发布被解读为三星电子在内存产品性能竞争之外，拓展半导体系统结构设计的业务范围。随着AI加速器与内存结合的加强，代工、逻辑设计和先进封装能力在市场竞争中的影响也将日益增加。
三星电子计划利用其在内存、系统半导体设计、代工和封装方面的综合业务结构，从产品设计阶段到量产全程支持客户。要使下一代3D内存实际应用于客户产品，稳定管理良率、发热和封装成本将是关键。
※ 本报道经人工智能（AI）系统翻译与编辑。
