三星电子近日公布了下一代人工智能（AI）内存——高带宽内存（HBM）的核心工艺路线图。计划在下一代HBM5中采用基于D1c工艺的核心芯片和基于2纳米的基础芯片，而HBM5E则将应用D1d工艺和2纳米工艺。
在美国加利福尼亚州圣荷西举行的“GTC 2026”大会上，三星电子内存事业部开发负责人黄相俊副总裁与记者交流时表示：“HBM5和HBM5E都采用核心芯片和基础芯片结构。”
HBM是通过将多个内存芯片垂直堆叠以实现高带宽的AI半导体核心部件。自最近几代起，内存核心芯片与负责运算和接口功能的基础芯片分离的结构已被采用。值得一提的是，HBM4E与HBM4一样，采用D1c工艺和4纳米工艺。
核心芯片负责存储数据的内存单元，而基础芯片则执行与GPU连接的接口和控制功能。基础芯片因需高性能逻辑而采用了先进的工艺。
此次计划显示了三星电子在下一代HBM中不仅结合内存工艺，还结合了代工技术的战略。特别是HBM5中应用2纳米代工工艺的方案确认，预计三星的先进工艺应用范围将进一步扩大。
三星电子目前正向全球AI半导体企业如英伟达等供应HBM，以增强其在AI内存市场的竞争力。业界普遍认为，下一代HBM的竞争将不仅限于内存工艺，还将扩展到代工技术和封装技术的综合技术竞争。
黄副总裁在GTC现场介绍了三星电子的AI内存战略。他表示：“在AI时代，内存不仅是简单的部件，而是决定系统性能的核心基础设施。”
业界普遍认为，此次路线图的公布是三星电子下一代AI内存战略的重要信号。尤其是同时拥有内存和代工能力的综合半导体（IDM）结构将在HBM竞争力的提升中发挥重要作用。
随着AI数据中心市场的快速增长，HBM的需求也在急剧上升。包括下一代HBM5在内的技术竞争将正式展开，全球内存企业之间的竞争也将更加激烈。
※ 本报道经人工智能（AI）系统翻译与编辑。
